Ø        实验目的：

学习VHDL设计模板的使用及简单功能模块的设计和仿真。

Ø        实验环境及设备：

XILINX ISE 6.2软件。 

Ø        实验内容：

1.          运用语句模板设计VHDL。

2.          仿真时总线数据类型设置及总线数据显示格式的不同设置。

3.          符号编辑工具的运用。

4.          用VHDL设计一 个16进制减法计数器及仿真验证。