Ø        实验环境及设备：

1.        XILINX ISE 6.2软件。

2.        LP-2900可编程器件硬件验证实验装置。

Ø        实验内容:

1.         根据设计流层图画出各模块框图。

2.         掌握分层次、分模块进行各模块设计和仿真的方法。

3.         使用VHDL语言描述分频电路、十二进制计数器、六十进制、计数器等模块。

4.         选用演示板上芯片型号，对所设计的模块和总图在开发软件上进行设计实现和仿真。

5.         后一步，将时钟芯片设计程序下载到演示板上的FPGA芯片，观察设计结果。